Semicera의 SOI 웨이퍼(Silicon On Insulator)는 뛰어난 전기 절연 및 열 성능을 제공하도록 설계되었습니다. 절연층에 실리콘층을 갖춘 이 혁신적인 웨이퍼 구조는 향상된 장치 성능과 감소된 전력 소비를 보장하므로 다양한 첨단 기술 응용 분야에 이상적입니다.
당사의 SOI 웨이퍼는 기생 용량을 최소화하고 장치 속도와 효율성을 향상시켜 집적 회로에 탁월한 이점을 제공합니다. 이는 소비자 및 산업 응용 분야 모두에서 고성능과 에너지 효율성이 필수적인 현대 전자 제품에 매우 중요합니다.
Semicera는 고급 제조 기술을 사용하여 일관된 품질과 신뢰성을 갖춘 SOI 웨이퍼를 생산합니다. 이 웨이퍼는 우수한 단열 성능을 제공하므로 고밀도 전자 장치 및 전력 관리 시스템과 같이 방열이 문제가 되는 환경에 사용하기에 적합합니다.
반도체 제조에 SOI 웨이퍼를 사용하면 더 작고, 더 빠르며, 더 안정적인 칩을 개발할 수 있습니다. Semicera의 정밀 엔지니어링에 대한 헌신은 당사의 SOI 웨이퍼가 통신, 자동차, 가전제품과 같은 분야의 최첨단 기술에 요구되는 높은 표준을 충족하도록 보장합니다.
Semicera의 SOI 웨이퍼를 선택한다는 것은 전자 및 마이크로 전자 기술의 발전을 지원하는 제품에 투자하는 것을 의미합니다. 당사의 웨이퍼는 향상된 성능과 내구성을 제공하여 귀하의 첨단 기술 프로젝트의 성공에 기여하고 귀하가 혁신의 선두에 서도록 보장하도록 설계되었습니다.
| 품목 | 생산 | 연구 | 더미 |
| 크리스탈 매개변수 | |||
| 폴리타입 | 4H | ||
| 표면 방향 오류 | <11-20 >4±0.15° | ||
| 전기적 매개변수 | |||
| 도펀트 | n형 질소 | ||
| 비저항 | 0.015-0.025ohm·cm | ||
| 기계적 매개변수 | |||
| 지름 | 150.0±0.2mm | ||
| 두께 | 350±25μm | ||
| 기본 평면 방향 | [1-100]±5° | ||
| 기본 평면 길이 | 47.5±1.5mm | ||
| 2차 아파트 | 없음 | ||
| TTV | 5μm 이하 | 10μm 이하 | 15μm 이하 |
| LTV | ≤3μm(5mm*5mm) | ≤5μm(5mm*5mm) | 10μm 이하(5mm*5mm) |
| 절하다 | -15μm ~ 15μm | -35μm ~ 35μm | -45μm ~ 45μm |
| 경사 | ≤35μm | 45μm 이하 | ≤55μm |
| 전면(Si-face) 거칠기(AFM) | Ra≤0.2nm(5μm*5μm) | ||
| 구조 | |||
| 마이크로파이프 밀도 | <1개/cm2 | <10개/cm2 | <15개/cm2 |
| 금속 불순물 | ≤5E10원자/cm2 | NA | |
| BPD | ≤1500개/cm2 | ≤3000개/cm2 | NA |
| 티에스디 | ≤500개/cm2 | ≤1000개/cm2 | NA |
| 전면 품질 | |||
| 앞쪽 | Si | ||
| 표면 마무리 | Si-페이스 CMP | ||
| 입자 | ≤60개/웨이퍼(크기≥0.3μm) | NA | |
| 긁힌 자국 | ≤5ea/mm. 누적 길이 ≤직경 | 누적 길이≤2*직경 | NA |
| 오렌지 껍질/구덩이/얼룩/줄무늬/균열/오염 | 없음 | NA | |
| 가장자리 칩/압흔/파손/육각 플레이트 | 없음 | ||
| 다형 영역 | 없음 | 누적 면적 ≤20% | 누적 면적 ≤30% |
| 전면 레이저 마킹 | 없음 | ||
| 뒷면 품질 | |||
| 백마무리 | C-페이스 CMP | ||
| 긁힌 자국 | ≤5ea/mm, 누적 길이≤2*직경 | NA | |
| 뒷면 결함(가장자리 칩/압흔) | 없음 | ||
| 뒷면 거칠기 | Ra≤0.2nm(5μm*5μm) | ||
| 후면 레이저 마킹 | 1mm(상단 가장자리부터) | ||
| 가장자리 | |||
| 가장자리 | 모따기 | ||
| 포장 | |||
| 포장 | 진공 포장으로 Epi 준비 완료 다중 웨이퍼 카세트 포장 | ||
| *참고: "NA"는 요청 없음을 의미합니다. 언급되지 않은 항목은 SEMI-STD를 참조할 수 있습니다. | |||
